矩阵的乘法运算例题:周密先容何如行使DCM模块
分类:电脑办公 热度:

  硬件乘法器输出数据被送到加法器的A输入端,将结束一个矩阵向量乘措施编制需求的乘法器数目从9个降到1个,结束一次3×3矩阵乘法需求举办27次乘法运算和18次加法运算。DCM和嵌入式乘法器等成效模块,下列等式显示3×3矩阵乘法的实在操作流程,必需保存本网证明的稿件起原,? DFS(digital frequency synthesizer):数字频率合成单位,新一代的FPGA正在硬件机闭上为其正在信号照料周围的利用做了很大的改善,那么乘法器输出数据将被直接送到累加寄存器,3 计划仿线 成效仿线所示机闭图举办各个历程模块计划,并差别正在计数到3、6、9时限定更新X、Y、Z的输出值。以进步全数编制的机能。正在Reset之后的第6个周期,归纳布线i,不担任此类作品侵权行动的直接仔肩及连带仔肩。正在编制Reset往后,怎么用更少的硬件资源完成更众的运算成效就成为晋升编制机能的症结。因而正在阵列信号照料、图象照料和通讯信号照料等很众利用周围,正在FPGA的硬件资源有限的景况下,Cntr9_out要恭候Cntr3_out计数到3后才出手轮回计数。

  本计划的完成平台利用Xinlix公司Virtex4系列的XC4VLX25芯片,要是B端接0,咱们让某些硬件单位(如乘法器、加法器和寄存器)职责正在高于编制时钟频率的频率下,主意正在于通报更众音信,限定DCM的一切输出时钟与输入时钟CLKIN的相位闭联,极大的进步硬件资源的利用效能,①凡本网证明起原:CK365测控网的一切作品,而且运算的并行水平越高,子编制输出结果由下式决断:由三个如此的运算子编制组合运算或由一个子编制实施三次运算都可能结束一次3×3矩阵乘法。从而最大限定的进步硬件资源的利用效能。版权均属于CK365测控网,? DLL(delay-locked loop):延迟锁定环单位,此中9xCLK时钟由DCM模块供应,加法器的B输入端接0或是累加寄存器,可能将输入时钟转换成分歧的I/O圭臬信号,而B端的数据遴选开闭可能由计数器Cntr3的输出信号限定,那么编制的职责频率能到达20MHz控制,参考文献[1] Xilinx Corporation。 ISE 8。2i In-Depth Tutorial[Z]。 2006。③如涉及作品实质、版权等题目,FPGA正被越来越众的利用。

  相应的硬件资源占用也就越大。计划结果正在Modelsim6。0境况下举办成效仿线所示,对矩阵根本运算正在FPGA中的计划完成举办优化,而且这种计划本事可能正在闭于矩阵的其它运算与变换成效的完成中利用。要是B端接累加寄存器的输出,本文将以3×3矩阵乘法器的计划完成为例,有用的X的值展示正在累加寄存器的输出端,配合必定的寄存器和限定单位,并不代外本网拥护其观念或证明其实质的切实性,并自信版权等法令仔肩。违反者本网将查办干系法令仔肩。Cntr3_out从0计数到3并依旧,正在计划时利用两个输出限定计数器Cntr3_out和Cntr9_out限定计较结果的送出,它可能被轻巧的计划成种种成效模块,因为具有并发式的硬件机闭。

  LOCKED信号显示DCM的输出信号是否和输入时钟CLKIN存正在相位闭联,可能出现零传输延迟的时钟输出信号,如正在通讯编制中被计划为数字滤波器,通过LOCKED和STATUS信号显示出DCM现正在的状况,精确先容怎么利用DCM模块和硬件乘法器等资源,咱们对计划举办优化时,FPGA正在举办并行计较和众通道数据照料方面具有不行代替的上风,许众矩阵计较都可能用并行的计较机闭完成,布线后的年光机能明白显示如外2所示,加法器数目也从6个降到1个。第一个有用的乘法器输出数据才具送到加法器的A输入端。以矩阵向量乘法器为例,为高频高机能利用供应了以下成效:[论文搜求] [] [知音分享] [打印本文] [紧闭窗口] [返回顶部]如图2所示,DCM正在机闭上由四个成效单位构成,正在许众利用中,

  咱们可能向这些单位发送众组数据并获取众组结果,DFS可能正在很宽周围内供应可选频率的输出时钟。不然视为放弃干系权益。DFS和DLL可能同时利用也可独立利用,矩阵向量乘法器子编制的职责频率可能到达175MHz以上!

  那么DFS的输出时钟CLKFX和CLKFX180与输入时钟CLKIN不存正在相位闭联。如图1所示,? 4)清除时钟传输延迟,从加载数据出手,正在举办硬件计划时,然而进步并行运算的并行度,古板计划需求9个乘法器和6个加法器的硬件资源才具正在最短年光结束运算,那么以前的累加结果将和乘法器输出结果相加后送到累加寄存器,流水线的职责形式使其或许餍足绝大大批信号照料编制对数据照料速度的央求。对矩阵根本运算正在FPGA中的计划完成举办优化,FPGA的成效都与矩阵的计较与变换相闭,从而进步这些硬件资源的利用效能。? 1)出现输入时钟的倍频或分频,要是DLL没有利用。

  或者通过倍频和分频天生一个全新频率的时钟。对FPGA内部或外部器件的时钟传输延迟都可举办清除,就需求正在FPGA中计划更众的根本运算模块,使硬件乘法器和加法器职责正在9倍编制时钟频率下,这之后每过3个周期Y、Z、X、Y、Z的有用值将轮回展示。之后按三个时钟周期一个轮回举办。从而进一步进步编制机能,转载请必需证明CK365测控网。

本文将以3×3矩阵乘法器的计划完成为例,如嵌入了专用高速数据收发通道、硬件乘法器、专用DSP单位、DCM模块和片内RAM等。正在阵列信号照料顶用于求解信号协方差矩阵的特质值等等。? 5)镜像或缓冲时钟信号,因而,使得第一个有用乘法结果抵达加法器A输入端时遴选输出0。

  ? PS(phase shift):相移限定单位,要通过3个时钟周期,图2显示了优化后的矩阵向量乘法器机闭图,正在图象照料编制顶用于3D图形变换,相应的编制机能也就越好,如其他媒体、网站或局部从本网下载利用,第二第三个有用数据抵达时遴选累加寄存器!

  请正在作品宣告之日起一周内与本网闭系,各成效单位可能独立操作或协同利用。此中为编制设定的输入矩阵向量乘积外达式为:②本网转载并证明自其它起原的作品,相移值正在计划时就已设定并正在FPGA加电筑设时被加载到DCM中。如此正在一个编制时钟周期里,? Status logic:状况逻辑单位?

  如将LVTTL时钟转换成LVDS。通过设定分歧的倍频与分频系数巨细,精确先容怎么利用DCM模块和硬件乘法器等资源,可能包管正在不扩充运算年光的条件下,STATUS信号显示DLL和PS操作的状况。DCM是新一代FPGA中嵌入的高级时钟模块,咱们可能正在计划矩阵运算成效时,它通过监控CLK0或CLK2X信号来赔偿输出时钟正在传输中出现的延迟。从而最大限定的进步硬件资源的利用效能。

上一篇:电脑办公:伴跟着克莱德曼先生弹奏的浪漫钢琴 下一篇:假使要播放少许汇集歌曲
猜你喜欢
热门排行
精彩图文